Altair PollEx 2021是一款功能全面且集成度相当高的PCB设计查看、分析和验证工具,主要面向电气、电子和制造领域,全方位覆盖了设计审查、分析和制造的一切功能,使用旨在为工程师们提供完整的PCB系统仿真和验证分析功能,以此来提高产品的设计性能,减少成本投入,充分激发工程师们的产品设计创新能力。当然,它除了是一款相当实用的PCB验证工具以外,同时还是一种极为开放的产品解决方案,可轻松在不同的ECAD和仿真环境下进行使用,加速互联紧密封装电子产品的开发流程,让工程师更加快速的完成从概念设计到原理图设计、PCB布局、设计验证以及最终进行产品制造的时间,降低在设计和制造期间可能遭遇的风险,从而实现花最少的时间和成本完成更高质量的产品设计!
说明:本站为大家带来的是Altair PollEx 2021破解版下载,压缩包内附带破解补丁,使用可完美激活该软件的所有功能,下文有详细的安装教程,欢迎下载收藏!Altair PollEx 2021破解安装教程
1、下载解压,得到软件安装程序和Crack破解补丁;
2、运行hwPollEx2021_win64.exe开始安装,阅读安装协议并选择我同意条款;
3、选择软件安装路径,默认即可;
4、选择创建快捷方式,方便之后运行;
5、等待安装完成,点击done退出引导;
6、将破解补丁复制到软件根目录下,如图所示;
默认路径:C:Program FilesAltair2021PollEx
7、至此,该软件已成功破解,所有功能全部免费使用;
软件特色
1、节省ECAD许可证
PollEx2021通过改进生产相同产品的不同领域的工程师之间的沟通,可以最大程度地提高工作效率。PCB Modeler通过共享原理图,PCB和Gerber文件来帮助提供更优质的产品,而无需昂贵的ECAD许可证。
2、在早期设计阶段检测设计错误
设计后发生的各种问题很难解决且成本很高。 PCB Verification通过在设计的早期阶段检测制造,组装以及电气缺陷和故障,可以节省大量成本。根据来自积累的客户专业知识的规则来验证设计,从而始终保持最高的设计质量
3、简便,快速,准确的分析
PCB解算器可以在设计的早期阶段解决电气和散热问题。
借助与组件库的轻松链接,基于内置材料库的电路板设置,并结合了2D和3D寄生模型提取分析,求解器可以提供快速而准确的结果。此外, DFE +通过将分析与验证相结合,提供了一种新的独特解决方案,使工程师能够将当前分析中产生的技术知识整合到下一个PCB设计中。
4、验证-DFM,DFE和DFA
检查DFM(500 +),DFE(300 +),DFA(50+)和DFE +(50+)的项目
DFM涵盖了板,组件,钻头,FPCB,封装,焊盘,图案,位置
DFE涵盖了高速信号,差分对,公共网络,电源,滤波器,组件和电路板的电气区域。
DFA涵盖了碰撞,引线,放置,组件和电路板的制造组装区域。
DFE +提供与求解器链接的验证,以进行信号完整性和热分析。
导出定制和格式化的Microsoft®Excel®验证结果报告。
5、分析-信号完整性,热
内置材料库,信号完整性:传输线分析– TML分析和轨迹优化
网络分析–波形分析,眼图分析和网络参数(RLCG)
串扰分析–网络拓扑分析,包括拓扑编辑功能
散热:组件的依赖于封装的内置热阻值
散热板轮廓,电路板顶部/底部和组件结点温度的3D有限元稳态分析结果
PollEx 2021新功能
1、添加功能以导出图层图像
PCB支持导出图稿层和物理层的图像。支持的格式是* .JPG和* .BMP格式。可以从菜单文件–导出到– PCB中的图像使用该功能。
2、添加功能以支持LPDDR4分析
一种分析LPDDR4的功能,该功能已添加到 SI的自动DDR总线分析功能中。 LPDDR4时序标准表已添加。
在现有的DDR技术中,作为时序数据和地址总线的测量参考的Vref电压用作固定值,但是LPDDR4中的Vref电压是通过训练过程在IC内部生成的。如果使用了使用分析结果提取Vref_DQ选项,则以JEDEC指定的方式搜索Vref值。对所有IC的数据/地址总线进行分析的结果是,获得了睁大眼睛的电压电平,而Vref值则由它们的中间值确定。如果使用了“使用用户定义的值”选项,则用户可以设置所需的Vref值。
3、将SI替换为HyperSpice Engine
SI的Spice引擎已从Polliwog Spice更改为HyperSPICE,因为仅在同一用户GUI内部更改了Spice引擎。但是,默认的Spice Control Parameter已更改。
4、添加阻抗图的特征
增加了在 DFE +的阻抗检查项目的结果中显示阻抗图的功能。在结果表中单击“阻抗图”按钮后执行阻抗检查后,将显示“阻抗图”对话框。通过使用此菜单,用户可以轻松找到整个BUS整个路径中的阻抗失配区域。
5、添加串扰耦合表映射功能
增加了在 DFE +的“串扰噪声”检查项目的结果中显示“后向串扰系数(kb)”耦合图的功能。在结果表中单击“耦合图”按钮后执行“串扰噪声”检查后,将显示“耦合图”对话框。通过使用此菜单,用户可以轻松找到整个BUS整个路径中串扰容易受到影响的区域。
推荐评语
好用的软件